DIALOG(R)File 347:JAPIO

(c) 2004 JPO & JAPIO. All rts. reserv.

02836743 \*\*Image available\*\* ACTIVE MATRIX SUBSTRATE

01-134343 [JP 1134343 A] PUB. NO.:

May 26, 1989 (19890526) PUBLISHED:

INVENTOR(s): MORIMOTO HIROSHI

KATAYAMA MIKIO SHIMADA YASUNORI TANAKA HIROHISA

APPLICANT(s): SHARP CORP [000504] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

62-292467 [JP 87292467]

FILED:

November 19, 1987 (19871119)

INTL CLASS: [4] G02F-001/133; G09F-009/30; H01L-021/82

JAPIO CLASS: 29.2 (PRECISION INSTRUMENTS -- Optical Equipment); 42.2

(ELECTRONICS -- Solid State Components); 44.9 (COMMUNICATION

JAPIO KEYWORD: R011 (LIQUID CRYSTALS); R096 (ELECTRONIC MATERIALS --

Glass

Conductors)

JOURNAL:

Section: P, Section No. 923, Vol. 13, No. 382, Pg. 143,

August 24, 1989 (19890824)

### **ABSTRACT**

PURPOSE: To reduce the generation rate of the breaking of a source line and its resistance by providing a thin film transistor(TR) array in a matrix on an insulating substrate and forming the source line of a conductor thin film consisting of >=2 layers.

CONSTITUTION: A by-pass line 6 is provided at an intersection part separately from a source bus line 5 to form a multilayered structure of thin conductor films through an inter-layer insulating film and a through hole 9. Further, an n(sup +)/i layer 7 of a-Si and an etching stopper SiN(sub x) layer 8 are formed at the intersection part separately in an island shape and the possibility of the breaking of the source bus line due to the separation of the layers 7 and 8 is reduced at the intersection part. This constitution precludes a linear defect due to the breaking of the source bus line and improves the picture quality of the active matrix display device.

# ⑩日本国特許庁(JP)

⑩特許出額公路

# ®公開特許公報(A) 平1-134343

大阪府大阪市阿倍野区長池町22番22号

@Int_C	1,4	識別記号	· F	庁内整理番号		❷公開 平成1		L年(1989)5月26日	
G 02 F G 09 F H 01 L		3 2 7 3 3 8	· •	7370—2H 7335—5C 7925—5F	審査請求	未請求	発明の	数 1	(全9頁)
●発明の名称 アクティブマトリクス基板									
				52-292467					
❷出 願 昭62(1987)[1月19日									
Ø発 明	老 森	本	<b>34</b>	大阪府大阪i 内	市阿倍野区	是油町227	香22号	シャー	ブ株式会社
Ø発 明	者 片	4 中	進	大阪府大阪i 内	市阿倍野区	長池町227	<b>第22号</b>	シヤー	プ株式会社
伊発明	者 島	田 籔	嶽	大阪府大阪i 内	<b>市阿倍野区</b> :	是池町227	雪22号	シヤー	ア株式会社
<b>@発</b> 明	者 田	仲 広	久	大阪府大阪i 内	市阿倍野区	長池町227	香22号	シヤー	プ株式会社

外2名

### 明 梅 🛎

シャープ株式会社

弁理士 青山 葆

### 1、発射の名称

人 随 出金

個代 理 人

アクティブマトリクス基板

### 2.特許請求の範囲

(1) 絶殺性拡張上に薄膜トランジスタアレイがマトリケス状に形成され、数トランジスタアレイのソースパスラインが2度以上の確定体の薄膜より形成されていることを特徴とするアクティブマトリクス基板。

## 3. 発明の詳細な説明

【産業上の利用分野】

本発明は液晶等と組み合わせてアクティブマト リクス表示装置を構成するための薄膜トランジス クアレイを有するアクティブマトリクス基板に関 する。

## [従来技術とその問題点]

アクティブマトリクス表示装置において、 終末 欠陥や提次欠陥が発生することは、 意大な品位不 民となる。これらの欠陥を防止するためには、 ア クティブマトリクス基板におけるゲートパスライ ン、ソースパスラインの断線、線間リータあるい は再製トランジスタ (以下TFTと称する)の動 作不良をなくす必要がある。これらの欠陥原因と しては、ホトリングラフィブロセスあるいは再復 形皮プロセスにおけるゴミ、具物または腹の刺離 がある。

以下に従来機造のTFTアクティブマトリクス 基板について説明する。第24回は、TF下をそれぞれ含む絵葉(A・・)をマトリクス状に配置したTETアクティブマトリクス基板である。従来 構造のTFTむよびパスライン、絵葉電板を第2 2個、第23回に示す。第23回は第22回におけるBーB・時面を示す回である。ガラス基板S 上にゲートパスラインa。bをクンタル(Ta)で 形成し、ゲート機化膜は酸化ダンタル(Ta)で が成し、ゲート機化膜は酸化ダンタル(Ta)で でおり、半導体層e・(は真性アモルファスシリコン(a-Si(i))であり、ソースパスライン。 カはチタン(Ti)、ドレイン電板1、うはチタン、絵葉電板k,1は1丁の膜(酸化インジウム

特爾平1-134343 (2)

透明率収較)、半導体圏とソース・ドレイン電板の間には、エッチングストッパー無としての登化シリコン間で、mおよびn\*型アモルファスシリコン(aーSi(a\*)) 防っ、qが形成されている。また、ソースパスラインをとゲートパスラインをのクロス部にはソース・ゲート間のリークを防むするため、aーSi(i)/aーSi(a\*)層末およびエッチングストッパー無αが形成されている。ここでゲートパスラインを、ものタンタルあるいはソースパスラインを、ものタンタルあるいはソースパスラインを、ものタンタルあるいはソースパスラインを、あのチタンが何らかの取りで断続した場合、従来構造のアクティブマトリクス基板においては軽素欠陥が生じる。

そのため、従来はこれらの欠陥を防止するため、 プロセス上の対策がなされていたが、発金に防止 することは困難であった。

本是頃は上型の欠点に載み、アクティブマトリ クス基板において、ソースパスラインの断値によ

ら引き出された電振 | 5とに接続されている。また無器号 | 4はドレイン電無であり、透明事電 調である I T O 版 | 2に接続している。以上の基 本機成は従来気と同じである。以下に本発明の各 種の冗長性を持たせた部分について、①ゲートバ スライン、②ソースパスライン、③酸素について 説明する。

# ①ゲートバスライン

通常のゲートバスライン1と平行にバイバスライン2を設けている。この様にバイバスを設けることにより、突然的にパステインの無幅が増加する。また、パスライン材料が割離した場合でも、両方のバスライン1、2が高時に剥離する確率は、パスラインが一本の場合の剥離の確率よりも低くなるので、バスライン1、2のどちらかに剥離が生じても、以上の冗長性を持たせることによりで下で全体としては欠陥のない作動性の良好なものとなる。また、第21個に示されるように、ゲートパスラインは2階の導電体再販であるチタン、タンチルより形成されており、鉄準電体再販の各

る様状欠陥を防止し、アクティブマトリクス表示 接近の画像部位の向上を関るためのアクティブマ トリクス基核の構造を提供することを目的とする。

【周短点を解決するための手段】

そこで、本見明に係るアグティブマトリクス基 板は、絶縁性蓄板上に薄膜トランジスクアレイが マトリクス状に形成され、鉄トランジスクアレイ のソースパスラインが2層以上の導電体の薄膜よ り形成されていることを特徴とする。

### [作用]

アタティブマトリクス基板における、ソースパスラインの断線の基生確率を低下させ、かつソースパスラインの抵抗が低下する。

#### 〔疾革何〕

第1回に、本発明の実施例である各種の冗長性 を持たせたアモルファスシリコン(a-S1)半導体 でドエアクティブマトリクス基板を示す。参照者 号1、5はそれぞれゲートバスライン、ソースパ スラインである。下ドエ11はゲートパスライン から引き出された電板13とソースパスラインか

機関には絶破体育膜が設けられているので、鉄導 世体薄膜の各層関を単位的に接続するためのスル ーホール3が設けられている。スルーホール3を 進じて各基電膜間を接続することによって、ゲー トバスラインの抵抗の低級にも有効なようになっ ている。また、ソースパスラインとのクロス値4 は、クロス数を試らすためにパイパス態を設けて いない。クロス部を増やすと、ソース・ゲート間 での上下リークが発生し易くなり、かつ評邀容量 も増加してしまうからである。

### ②ソースバスライン

通常のソースパスライン5とは別にゲートパス ラインとのクロス部にはパイパスライン6を設け ている。パイパスライン6を設けることで、突勃 的にソースライン銀幅が増加する。また、ゲート パスラインの場合と同様にソースパスライン全体 の到離の発生確率を属下させることができる。

また、第16国〜第20回に詳しい形面を示すが、ソースパスラインも2層以上の導電体審談より形成されており、鎮水電体再裏の各層間には絶

# 持周平1-134343(3)

操体存譲が設けられているので、該等電体存譲の 各層間を電気的に接続するためのスルーホール 9 が設けられている。スルーホール 9 を通じて各事 電体存譲間を接続することによって、ソースパス ラインの断線的止と同時にソースパスラインの抵 抗体液にも有効となっている。 学照書号 7.8 は それぞれソースパスラインとゲートパスラインと のリークを街上するための半導体痕である。 - Si (a\*)/2-Si(i)欄、エッチングストッパーSiN 2層である。 7.8 それぞれは各クロス部において あ状に分離して形成されている。これはa-Si(a\*) /a-Si(i)層7、エッチングストッパーSiNx 増8が収離することによって起こるクロス部にお けるソースパスラインの所能の確率を、高欽に分 雑させるという冗長性によって低下させている。

#### (3)鈴菜

各数素の駆動を行うTFTは、TFT11.1 1の様に、一つの数素に対して2個数けられる。 ここでは、ゲートバスラインからソースバスライ ンと平行に延びたTFT複雑用リードゲートライ

### (プロセス 1)

#2 国に示すように、透明な絶縁性ガラス拡散 5 0 上に展序500人~5000人のケンケルを混動して、ホトリソグラフィブロセスにより倒級部の様にパケーニングを行う。第2 国において、通常のゲートパスライン1 と平行にゲートパイパスライン2 を設けている。また、ソースパスラインとのクロス部4ではパイパスラインは形成されていない。これは耐流した様に、ソース・ゲートのクロス部を増やすと、ソース・ゲート随での上下リークが起こりやすくなり、かつ浮遊客員も増加してしまうからである。

### (プロセス2)

次に、第3段の保証部のように、第2回のソースパスラインとなる5を除いて、つまりゲートパスラインを隔極酸化プロセスによりタンタル表面を微化して跨序500人一5000人のTa<sub>2</sub>O<sub>2</sub>を形成する。

# (プロセス3)

そして、PCVD法によりゲート絶縁膜SiNェ

3) ン13を介して、2個のTFTが並列に鉄葉に接 焼されている。即ち、TFTI1、11は同一ゲ ートパスラインと関一ソースパスラインに接続さ れている。二つのTFTにおいて向時にソースあ るいはゲートの断條の発生確率を抑えるため、な るべく個層を大きくしている。また、ドレイン電 低14は、後述するように、チタンと線常電極材 料1TOとを用いた2模様造となっている(第1 9階、第20回参戦)。

以上の参照書号1.5.13等はソースパスライン、ゲートパスライン、ゲートパスライン、ゲートパスラインからの引き出しライン等それら自身を要すのに思いたが、以下それらを構成する菩姨層をも表すこととする。

#### 【製造プロセスの説明】

次に、第1回のTFTTクティブマトリクス基板の製造プロセスを、第2回~第8回を参照しながら説明する。なお、以下の国に示す斜線部は、 その枠のプロセスにおける形成又は処理される窓分を示している。

限、x-Si(i)半導体層、エッチングストッパー SiNx層をそれぞれ膜厚500人〜6000人、50人〜40 00人、300人〜5000人に形成した後、ホトリングラ フィブロセスでパターニングしてエッチングストッ パー間だけを第4回の斜線部8のように形成する (第13回金属)。

### (プロセス4)

そして、PCVD独により設厚200人~2000人のa-Si(a\*)層を改設した後、第5回の函数都7、7で示すように、a-Si(a\*)/a-Si(i)階は鬼状に分離してホトリングラフィブロセスでパターニングされる(第15回参展)。

### (プロセス5)

次に、第6回に示すように、ソースパステイン 上のゲート総縁被であるSiNx履にスルーホール 9を開ける。また、ゲートパスライン上の絶縁体 腰であるSiNx/Ta<sub>\*</sub>O<sub>\*</sub>層にもスルーホール 3 を続ける。スルーホールはそれぞれ 2 似ずつ開け られる。これは、ホトリソグラフィブロセス不良 でどちらかのスルーホールがふさがった場合のた

特備平1-134343(4)

(4)

めに、やはり冗長性を持たせてスルーホールの欠 箱を少なくするためである(第16回、第21回 参照)。

(プロセス6)

続いて、チタンを映厚が500人~5000人となる ようスパック双着し、第7回の斜線部のパターン のようにチタン、a~Si(n゚)をエッチングする。 ところで、前述のスルーホールり、3を思して (ブロセス1) において形成したパターンのケンケル と、当プロセスにおいて瀬滑したチタンとが、このチタン自身がスルーホール内に入り込むことで 電気的に接続される。従って、ゲートパスライン、ソースパスラインともにチタン・タンタルの上で 2 重複過となる (第17回、第18回参照)。

(プロセス7)

次に、独崇電極材料であるITOも、展序300 人~3000人にスパック高着した後、ホトリングラフィブロセスで第8回の料象部のようにITO既 をパターニングする。なお、ITOは、益素電板 及びTFTのドレイン電板14以外にも、ソース

次にPCVD法により額厚200A - 2000 A の平導 体癌a - Si(a\*)を放映する (第14回)。そして ポトリソグラフィブロセスで、第12回及び第1 4回において形成された平導体層a - Si(a\*)、a - Si(i)を同時に、第5回の高状のパターンでに 形成する (第15回)。次に、ゲート酸化酸SI Nxにスルーホール 9 を開ける (第16回)。そ の後、チタンを瞑形5DOA ~ 5000 Aにスパッタ菌 着した (第17期) 後、チタン、a ~ Si(a\*)を、 第7回に示すようにソースパスラインのパターン にホトリソグラフィブロセスで形成し(第18回)、 機業電価となる1TOを護序300 A ~ 3008 A にスパック高 の様にパターニングする (第20回)。

以上が、第1回のA-A'新面に関しての製造 プロセスである。

最後に、参考のために、旅り国のCーC。 版面 国を第21間に示しておく。

. [効果]

本是明によるアクティブマトリクス基板を用い

パスライン上やゲートパスラインの一部の上にも パターニングされ、 (プロセス6) によるチタン の新娘の発生を異似することができる。

【瞬面図による異数プロセスの説明】。

次に、本発明に係るアクティブマトリクス業板 の製造プロセスを、第1回にむけるA-A\*断面 に関して説明する。

第9個は、ガラス基板50上に、収度500人~5000人のタンケルを蒸着したところを示している。 次に、第9回のタンタルを、第2回に示すパターンで新聞が終10回のようにパターニングする。 そして、第3回の経験部のごとくゲートパスラインのみを酸化して酸化酸を第11回のように形皮する。そして、PCVD法によりゲート酸化酸SiNx、半導体層を一Si(i)、エッチングストッパー腫をそれぞれ膜解500人~6000人、50人~4000人、300人~5000人に形成する(終12回)。そしてホトリングラフィブロセスで第12回におけるエッチングストッパー勝名に形成する(終13回)。

たアクティブマトリクス酸晶表示装置における放 状欠筋の発生確率を低下させることが可能となる。 従って、アクティブマトリクス被晶姿示映像の製 造歩留まりを向上させる事ができる。

4. 図面の質単な説明 \*

第1回は、本発明に係るアクティブマトリクス 並板の背膜トランジスタの構造関である。

第2週一番8回はそれぞれ、前1回における 裏トランジスタアレイ製造プロセスを示す図であ 。

| 郊 9 図 − 第 2 0 図 はそれぞれ、第 1 図 における | 海腹 トランジスタアレイの A − A ′ 線方向の製造 | プロセスを示す断面図である。

第21度は、第1個における薄膜トランジスタアレイのC-C 線方向の転面倒である。

第22回は、従来構造の薄膜トランジスタを示 ナ間のもス

第23周は、第22周における務度トランジスタのB-B・線方向の感谢図である。

第24個は、裸験トランジスタを含む検索 (A


# 持備平1-134343(5)

(5)

。。》をマトリクス状に配置したアクティブマトリ クス基板を示す図である。 5…ソースパスライン、11…再終トランジスタ、


50…ガラス蒸板。


特許出願人 シャープ株式会社代塩人 弁理士 青山 係ほか2を





**第3日** 

第2因










# 特開平1-134343 (8)



# 19 65

# 19 65

# 19 65

# 20 M

# 20 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M

# 3 M


# 3 M


# 3 M


# 3 M

#

第 21 透







8t 24 🔟

